Интерфейсные БИС, параллельный и последовательный в (в, сопроцессор в) (в, наиболее известные БИС, Модемы, протоколы обменами данных. WinWord)

скачать (1759.5 kb.)

  1   2   3   4   5   6
Общие сведен

-+\я и технические характеристики специализированного процессора вводаа-вывода К1810ВМ89

Микросхема К1810ВМ89 представляет собой однокристальный 20-битовый специализированный процессор ввода — вывода (СПВБ), выполненный по высо­кокачественной n-МОП -технологии [4, 5, 15]. Кристалл микросхемы размером 5,5*5,5 мм потребляет мощность не более 2.5 Вт от источника питания напряжением +5 В. Схема выпускается в 40-выводном корпусе. Синхронизуется однофазными импульсами с частотой повторения 1—5 МГц от внешнего тактового генератора.

Процессор К1810ВМ89 (обозначаемый далее для краткости ВМ89) ис­пользуется совместно с центральным процессором ВМ86\ВМ88, а также К580ВМ80. Он предназначен для повышения производительности систем на базе МПК К1810 благодаря освобождению ЦП от управления вводом — выводом и осуществлению высокоскоростных пересылок с прямым доступам в память (ПДП пересылок). К основным функциям СПВБ ВМ89 относятся инициализация и управление контроллерами внешних устройств, обеспечение гибких и универсальных пересылок с ПДП. Процессор может работать параллельно с ЦП одновременно по двум каналам ввода — вывода, каждый из которых обеспечивает скорость передачи информации до 1,25 Мбайт/с при стандартной тактовой частоте 5 МГц. Организация связи СПВВ с центральным процессором через память повышает гибкость взаимодействия и облегчает создание модульного программного обеспечения, что повышает надежность разрабатываемых схем.

Процессор ВМ89 имеет два идентичных канала ввода — вывода, каждый из которых содержит 5 20-битовых, 4 16-битовых и один 4-битовый регистр. Взаимодействие каналов при параллельной работе осуществляется под управлением встроенной логики приоритетов. Процессор обеспечивает 16-битовую шину данных для связи с ОЗУ и портами В\В. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти ем­костью до 1 Мбайт. Для экономии числа выводов БИС младшие 16 адресных линий мультиплексированы во времени с линиями данных и составляют единую локальную шину адреса/данных. Четыре старшие адресные линии аналогично мультиплексированы с линиями состояния СПВБ. Чтобы сигналы этих линий можно было использовать в МПС, их обязательно демультиплексируют, либо с помощью тех же внешних схем, которые используются ЦП (в местной кон­фигурации), либо с помощью независимых схем (в удаленной конфигурации).

Система команд СПВВ ВМ89 содержит 53 мнемокода, причем возможности и набор команд оптимизированы специально для гибкой, эффективной и быст­рой обработки данных при вводе — выводе. СПВБ позволяет сопрягать 16- и 8-битовые шины и периферийные устройства. При использовании ВМ89 в удаленном режиме пользователь программно может определить различные функ­ции шины СПВБ, легко сопрягая ее со стандартной шиной Multibus.

Предельно допустимые условия эксплуатации БИС К1810ВМ89: темпера­тура окружающей среды 0...70 °С, напряжение на любом выводе относительно корпуса -0.3 ...+7В. Основные хар-ки по постоянному току при- ведены в табл. 1
Назначение выводов БИС К1810ВМ89


Параметр

Значение

параметра Условия

Условия

измерения




min

мах




Напряжение "0" на входе, В

-0,5

+0,8




Напряхение "1" на входе, В

2,0

6,0




Напряжение "0" на выходе, В

-

0,45

I=2,0 мА

Напряжение "1" на выходе, В

2,4




I=-0.4 мА

Ток источника питания, мА

-

350

Т=25 С

Ток утечки на входах, мкА

-

±10

Uвх=5 В

Ток утечки на выходах, мкА

-

±10

0,45ЈU выхі5 В

Напряжение "0" на входе тактовой частоты, В

-0,5

+0,6




Напряжение "1" на входе тактовой частоты, В

3,6

6,0




Емкость входа (для всех вы- водов, кроме ADO - AD15, RQ/GT), пф

-




F=1MГц

Емкость входа/выхода ADO - AD15, RQ/GT. пф

-




F=1MГц


AD15-AD0 - входы \ выходы для формирования адресов и передачи данных. Функции этих линий задаются сигналами состояния до S2, SI, SO. Ли­нии находятся в высокоомном состоянии после общего сброса, и тогда, когда шина не используется. Линии AD15—AD8 формируют стабильные (не мультиплексированные) сигналы при пересылках на 8-битовую физическую шину данных и мультиплексируются с данными при пересылках на 16-битовую физическую шину данных (таб 1).



A19/S6, A18/S5, A17/S4, A16/S3 - выходы для формирования четырех старших разрядов адресов и сигналов состояний. Сигналы адресов формируют­ся в течение первой части цикла шины (Т1), в остальной части цикла активны сигналы состояний, которые кодируются так: S6=S5=1 - означает ПДП-пересылку; S4=0, что означает ПДП-пересылку; S4=l— цикл шины без ПДП; S3=0—работает канал 1; S3=l—работает канал 2. После такого сброса при отсутствии обращений к шине эти линии находятся в высокоомном состоянии.

ВНЕ - выходной сигнал разрешения старшего байта шины данных. Сигнал низкого (активного) уровня формируется процессором, когда байт должен пере­даваться по старшим линиям D15 — D8. После общего сброса и. при отсутствии обращений к шине этот выход находится в высокоомном состоянии. Сигнал ВНЕ (в отличие от аналогичного сигнала процессоров ВМ86 и ВМ87) может не фикси­роваться в фиксаторе адреса, так как он не мультиплексирован с другим сигналом.

S2-S0 - выходы для кодирования стояния ВМ89, определяющие действия процессора в каждом цикле работы с ши­ной. Они кодируются следующим образом: S2S1S0=000—выборка команды из адресного пространства ввода — вывода; 001-чтение данных из адресного пространства ввода—вывода; 010—за­пись данных в адресное пространство ввода-вывода; 100-выборка команды из системного пространства адресов; 101-чтение данных из системного пространства адресов; 101 — чтение данных из системного пространства адресов; 110-зщапись данных в системное пространство адресов; 111 — пассивное состояние. Код 01l—не используется. С помощью этих сигналов контроллер шины и арбитр шины формируют команды управления памятью и устройствами ввода-вывода. Сигналы формируются в такте Т4 предыдущего цикла, определяя начало нового цикла. По окончании цикла шины в такте Т3 или ТW сигналы возвращаются в пассивное состояние. После общего сброса и при отсутствии обращений к шине вы­ходы S2, SI, SO находятся в высокоомном состоянии.

READY — входной сигнал готовности, поступающий от адресуемого устройства, которое оповещает СПВБ о том, что оно готово к пересылке дан­ных. Сигнал синхронизируется в тактовом генераторе К1810ГФ84.

LOCK — выходной сигнал монополизации (блокировки) системной шины. Используется в многопроцессорных системах и подается на одноименный вход арбитра шины К1810ВБ89, запрещая доступ к системной шине другим процес­сорам. Сигнал формируется установкой соответствующего разряда регистра управления канала либо командой TSL. После общего сброса и при отсутствии обращений к шине выход LOCK находится в высокоомном состоянии.

RESET — входной сигнал общего сброса (начальной установки) оста­навливает любые действия СПВБ и переводит его в пассивное состояние до получения сигнала запроса готовности канала.

CLK — вход для подачи импульсов синхронизации от генератора тактовых К1810ГФ84.

СА — входной сигнал запроса готовности канала. Используется централь­ным процессором для инициализации СПВВ и определения задания каналам. По срезу сигнала СА опрашивается состояние входа SEL.

SEL – входной сигнал, который по первому (после общего сброса) сигналу СА определяет статус (ведущий/ведомый) СПВБ и запускает последова­тельность инициализации. При поступлении последующих сигналов СА сигнал SEL определяет номер канала (1 или 2), которому предназначено сообщение от ЦП.

DRQ1, DRQ2 – входы запросов прямого доступа к памяти от внешних устройств. Сигналы на этих входах сигнализируют СПВВ, что внешнее устрой­ство готово к обмену данными с использованием канала 1 или 2 соответственно.

RQ/GT — входной/выходной сигнал запроса/предоставления шины, по которому осуществляется диалог, необходимый для арбитража шины между СПВВ и ЦП в местной конфигурации или между двумя СПВВ в удалённой конфигурации.

SINTR1, SINTR2 – выходные сигналы запросов прерываний от каналов 1 и 2 соответственно. Обычно они передаются на вход ЦП через контроллер прерываний К1810ВН59А. Используются для сигнализации о том, что произош­ли задаваемые пользователем (программистом) события.

ЕХТ1, ЕХТ2 — входы сигналов внешнего окончания прямого доступа для каналов 1 и 2 соответственно. Они вызывают окончание текущей ПДП- пересылки в канале, который запрограммирован для анализа окончания ПДП по внешнему сигналу.

Структура СПВБ
Внутренняя структура СПВВ подчинена его основному назначению - выполнять пересылки данных без непосредственного вмешательства ЦП, кото­рый связывается с СПВБ только для инициализации и выдачи задания на обработку. В обоих случаях ЦП предварительно готовит необходимое сообщение в памяти и затем с помощью сигнала запроса готовности канала активизи­рует СПВБ ВМ89 на выполнение действий, определенных в сообщении. С этого момента СПВВ работает независимо от ЦП. В процессе выполнения задания или по его завершении СПВБ может связаться с ЦП с помощью сигнала запро­са прерывания.

Процессор может обращаться к памяти и устройствам ввода — вывода (УВВ), размещенным в системном пространстве адресов емкостью 1 Мбайт или в пространство ввода – вывода ёмкостью 64 Кбайт (рис 4.2). Хотя СПВВ располагает только одной физической шиной данных, удобно полагать, что в системное пространство он обращается по системной шине (СШ) данных,











.



Рис 3. Использование СШ и ШВВ в местной (а) и удалённой (б) конфигурации

Структура процессора ввода — вывода (рис 4) включает несколько функциональных узлов, соединённых 20-битовой внутренней шиной для получе­ния максимальной скорости внутренних пересылок. (В отличие от 16-битовой внешней шины по внутренней шине осуществляются пересылки как 16-, так и 20- битовых значений адресов и данных.)

Общее устройство управления (УУ) координирует работу функциональных узлов процессора. Все операции (выполнение команд, циклы пересылки с ПДП, ответы на запрос готовности канала и др.), выполняемые СПВВ, распадаются на последовательности элементарных действий, которые называются внутренними циклами. Цикл шины, например, составляет один внутренний цикл; вы­полнение команды может потребовать нескольких внутренних циклов. Всего насчитывается 23 различных типа внутренних циклов, каждый из которых занимает от двух до восьми тактов CLK (без учета возможных состояний ожидания и времени на арбитраж шин). Общее УУ указывает для каждой операции, какой функциональный узел будет выполнять очередной внутренний цикл. Например, когда оба канала активны, общее УУ определяет, какой канал имеет более высокий приоритет, либо, если их приоритеты равны, осуществляет управление попеременной работой каналов. Кроме того, общее УУ осуществля­ет начальную инициализацию процессора, для чего используется программно недоступный регистр ССР — указатель блока параметров.


Рис 4. Укрупненная структурная схема СПВБ ВН69
Арифметическое логическое устройство (АЛУ) может выполнять беззнаковые арифметические операции над 8- и 16-битовыми двоичными числами, вклю­чающими сложение, инкремент и декремент. Результатом арифметических операций может быть 20 - битовое число. Логические операции, включая И, ИЛИ, НЕ, могут выполняться над 8- и 16-битовыми операндами.

Регистры сборки разборки участвует при передаче всех данных, поступающих в процессор. Когда разрядность источника и приемника данных различаются, процессор использует эти регистры для обеспечения максималь­ной скорости передачи. Например, при пересылке с ПДП из 8- битового УВВ в 16-битовую память процессор затрачивает два цикла шины на прием двух последовательных байтов, «собирает» их в одно 16-битовое слово и передает его в память за один цикл шины. При передаче 16- битовых данных 8- битовому приемнику осуществляется его предварительная «разборка» на байты. Таким образом, наличие регистров сборки/разборки экономит циклы шины.

Очередь команд используется для повышения производительности про­цессора при выборке их из памяти. Во время выполнения программы каналом команды выбираются из памяти словами, размещёнными по чётному адресу


Рис. 5. Выборка команд с использованием очереди

младшего байта. На одну такую выборку затрачивается один цикл шины. Этот процесс показан на рис. 5. Если последний байт текущей команды Х при­ходится на чётный адрес, то следующий байт за ним байт из нечётного адреса (он является первым байтом команды Y) извлечённого слова в очереди. Когда канал начинает выполнять команду Y, этот байт из очереди извлека­ется значительно быстрее, чем из памяти. Таким образом, очередь команд размерностью всего один байт позволяет процессору при выборке команд всегда читать слова, что снижает загрузку шины, увеличивая ее пропускную спо­собность и производительность СПВБ.

В двух исключительных случаях при извлечении команд процессор читает из памяти байты, а не слова. Во-первых, когда команда передачи управления (например, JMP, JNZ, CALL) указывает на нечётный адрес, по которому размещена команда, требующая исполнения. В этом случае первый байт команды извлекается отдельно. Во-вторых, когда встречается 6-байтовая команда LPDI, которая извлекается в следующем порядке: байт — слово — байт — байт — байт, и очередь не используется. Когда используется 8-битовая шина для пере­дачи команд процессору, читаются только байты, а очередь не используется и каждая выборка требует одного цикла шины.

Блок шинного интерфейса (ВШИ) осуществляет управление и определяет циклы шины, связанные с выборкой команд и передачей данных между СПВВ и памятью или УВВ. Каждое обращение к шине связано с битом регистра этикеток (регистр TAG находится в каждом канале), который указывает, к какому пространству адресов (системному или ввода — вывода) относится обращение. БШИ выставляет тип цикла шины (выборка команды из простран­ства адресов ввода — вывода, запись данных в память системного пространст­ва и т.д.) в виде кода состояния на выходах S2 — S0 (табл. 2). Системный контроллер К1810ВГ88 декодирует этот код, выбирая нужную шину (СШ/ ШВВ) и формируя соответствующую команду (чтение, запись и т.д.). Затем БШИ определяет соотношение между логической и физической шириной СШ и LLIBB. Физическая ширина каждой шины фиксирована в системе и со­общается процессору или его инициализации.


Код состояния S2SISO

Тип цикла шины

000

001

010

011

100

101

110

111

Выборка команды из пространства ввода - вывода

Чтение данных из пространства ввода - вывода

Запись данных в пространство ввода - вывода

Не используется

Выборка команды из системного пространства

Чтение данных из системного пространства

Запись данных в системное пространство

Пассивное состояние







Таблица 2.

В системной конфигурации обе шины (СШ и ШВВ) должны иметь одинаковую ширину: 8 или 16 бит, что определяется типом ЦП (ВМ86/ВМ88). В уда­ленной конфигурации СШ процессора ввода — вывода должна иметь ту же физическую ширину, что и СШ центрального процессора системы. Ширина ШВВ процессора ввода — вывода может быть выбрана независимо. Если в пространстве ввода — вывода используются какие-либо 16-битовые УВВ, должна использоваться 16- битовая ШВВ. Если в пространстве ввода — вывода все УВВ 8-битовые, то может быть выбрана 8- либо 16-битовая ШВВ. Преимущественно имеет 16- битовая ШВВ, поскольку она позволяет подключать к системе дополнительные 16-битовые УВВ, а также обеспечивает более эффективную выборку команд программы, размещенной в пространстве ввода — вывода.

Для ПДП-пересылки в программе канала задается логическая ширина СШ и ШВВ независимо для каждого канала. Логическая ширина 8-битовой физической шины может быть только 8- битовой, а для 16- битовой физической шины логическая ширина может быть задана 8- либо 16-битовой. Это позволя­ет обслуживать 8- и 16-битовые УВВ с помощью одной 16-битовой физической шины. В табл. 3 перечислены все возможные отношения между логической и физической шириной СШ и ШВВ в местной и удаленной конфигурации.
Таблица 3

Конфигурация

Ширина СШ

Ширина

ШВВ




физическая логическая

физическая:

логическая

Местная

8:8

8:

8




16: (8/16)

16:

(6/16)

Удаленная

8:8

8:

8




16: (8/16)

16;

(8/16)




8:8

16:

(8/16)




16; (8/16)

8:

8


Логическая ширина шины учитывается только при ПДП - пересылках. Извлечение команд, а также запись и чтение операндов осуществляются словами или байтами только в зависимости от физической ширины шины.

Наряду с управлением пересылками команд и данных блок шинного интер­фейса осуществляет арбитраж локальных шин. В местной конфигурации БШИ

использует линию RQ/GT для запроса шины у ЦП и ее возвращения после ис­пользования, в удаленной конфигурации — для координации совместного ис­пользования локальной ШВВ с другими процессорами ВМ89 или локальным ЦП ВМ86, если они имеются. Арбитраж СШ в удаленной конфигурации осуще­ствляется арбитром К1810ВБ89. В тех случаях, когда необходимо монополизи­ровать СШ, блок шинного интерфейса формирует нулевой активный сигнал LOCK. Это бывает в двух случаях: 1) когда канал выполняет команду TSL (Test and Set Lock — проверка с монополизацией);

2) когда в программе канала есть указание активизировать LOCK на время ПДП- пересылки.

Структура каналов процессора ввода — вывода. Процессор ВМ 87 (см. рис. 4) включает два идентичных канала. Каждый канал может осуществлять ПДП- пересылку, выполнять программу, отвечать на запросы готовности или простаивать. Эти действия каналы могут выполнять независимо друг от друга, что позволяет рассматривать СПВВ ВМ89 как два устройства: канал 1 и канал 2. Каждый канал состоит из двух основных частей: устройства управления вводом — выводом и группы регистров, часть которых использует­ся в программах, а часть из них является программно- недоступными.

Устройство управления вводом выводом управляет действиями канала во время ПДП- пересылки. При выполнении синхронной пересылки оно ожидает поступления сигнала синхронизации на входе DRQ, прежде чем выполнить очередной цикл чтения — записи. Когда ПДП- пересылка должна заканчивать­ся по внешнему сигналу, устройство следит за его появлением на входе EXT. Между циклами чтения и записи (пока данные находятся в СПВБ) канал может производить подсчёт числа переданных данных, перекодировать их и сравнить с заданным кодом. Основываясь на результатах этих действий, УУ вводом — выводом может прекратить ПДП- пересылку.

В процессе выполнения программы по команде SINTR устройство генери­рует запрос прерывания в ЦП. Часто запрос используется для того, чтобы сообщить ЦП о завершении программы канала.

Регистры канала используются СПВБ как при ПДП- пересылках, так и при выполнении программы. Все регистры канала (рис. 6), за исключением TAG, непосредственно принимают участие в указанных процессах. Использование каждого регистра описано в табл. 4.

Таблица 4

Регистр

Использование




в программе

при ПДП-пересылке

GA

Обоего назначения

Указатель источника




или базовый

или приемника

GB

То же

Указатель приемника








или источника

GC

>>

Указатель таблицы







перекодировки

TP

Указатель команд

Указатель причины







окончания

РР

Базовый

Не используется

IX

Общего назначения

То же




или индексный




ВС

Общего назначения

Счетчик байтов

МС

Общего назначения

Участвует в маски-




или маскированного

рованном сравнении




сравнения




СС

Ограниченного

Определяет условия




использования

пересылки

Регистр общего назначения GA служит в большинстве команд в качестве операнда. В качестве базового он используется для указания адреса операнда, находящегося в памяти. Перед началом ПДП- пересылок программа канала загружает в GA адрес источника или приемника данных.

Регистр общего назначения GB функционально взаимозаменяем с регист­ром GA. Если GA загружен адресом источника ПДП- пересылки, то GB должен быть загружен адресом приёмника, и наоборот.

Регистр общего назначения GC используется программой канала как операнд или базовый регистр. Используется при выполнении ПДП - пересылок, когда осуществляется перекодировка данных. В этом случае, перед началом пересылки, программа канала загружает в GC начальный адрес таблицы пере­кодировки. В процессе пересылки его содержимое не изменяется.

Указатель команд ТР загружается начальным адресом программы в про­цессе инициализации канала общим УУ на выполнение задания. Во время выполнения программы (задания от ЦП) ТР играет роль счетчика команд. Так как ВМ89 не содержит указателя стека и не может выполнять стековых операций, возврат из программы осуществляется путём загрузки в TP адреса возврата, который запоминается в памяти по команде CALL. Указатель за­дания является полностью программно-доступным (в отличие от регистра IP в ВМ86) и может использоваться программой как регистр общего назначения или базовый.




Однако делать это не рекомендуется, так как программа становится трудной для понимания.

Указатель блока параметров РР загружается общим УУ начальным адресом блока параметров в процессе инициализации канала на выполнение задания. В подготовленном сообщении расположение блока параметров в памяти определяет центральный процессор (см. табл. 4). Программа канала не может изменить содержимое регистра PP. Его удобно использовать как базовый для пересылки данных в блок параметров. Для ПДП- пересылок регистр РР не используется.

Индексный регистр IX используется программой канала как регистр обще­го назначения. Он может также использоваться в качестве индексного регистра для адресации операндов, находящихся в памяти. В качестве разновидности индексной адресации, с помощью IX можно задать индексную адресацию с автоинкрементном, которая очень удобна при обработке массивов данных. Для ПДП - пересылок регистр IX не используется.

Счетчик байтов ВС в программе канала служит регистром общего на­значения. При ПДП- пересылке подсчитывает число пересланных байтов путём декрементирования значения, загруженного перед ее началом. Если пересылка должна заканчиваться по заданному числу пересланных байтов, то УУ вводом — выводом закончит её, когда содержимое ВС станет равным нулю.

Регистр маскированного сравнения МС в программе канала может использоваться как регистр общего назначения или для маскированного сравнения. При ПДП- пересылке используется для маскированного сравнения. Маскиро­ванное сравнение позволяет сравнить выделенные разряды байта (операнда команды или пересылаемого байта) с заданным заранее значением. Для этого в старший байт МС загружается маска, выделяющая интересующие разряды, а в младший—сравниваемое значение (рис. 7). В программе, при выпол­нении команды условного перехода по маскированному сравнению (либо при ПДП- пересылке), определенный в ней операнд (либо пересылаемый байт) сравнивается с замаскированным значением.

Регистр управления каналом СС используется в основном при ПДП- пересылках. Он служит для определения условий пересылки и указывает способ её окончания. Структура и обозначение управляющих полей СС представлены на рис. 8. Пять старших полей определяют условие ПДП- пересылки:

F (пересылка) определяет, откуда и куда пересылаются данные;

TR (перекодировка) — следует ли пересылаемые данные перекодировать;

SYN (синхронизация) — способ синхронизации пересылки;

S (источник) — в каком регистре (GA или GB) находится адрес источника;

L (монополизация) — следует ли активизировать сигнал во время пересылки.

Четыре младших поля задают способ окончания пересылки:

TS указывает, что пересылка состоит в передаче только одного данного;

ТХ—что пересылка должна заканчиваться по внешнему сигналу (ЕХТ);

ТВС — по нулю в счетчике байтов (ВС);

TMC — по результатам маскированного сравнения.



Поле С не используется для ПДП-пересылок, а служит удобным средством управления приоритетом программы канала.

Таблица 5

Управляющее поле

Код поля

Условие ПДП-пересылки

F (функция

00

Из порта ввода в порт вывода

пересылки)

01

Из памяти в порт вывода




10

Из порта ввода в память





11

Из памяти в память

TR (перекодировка)

0

Нет перекодировки




1

Есть перекодировка

SYN (синхронизация)

00

Пересылка асинхронная




01

Синхронизация от источника ка




10

Синхронизация от приемника




11

Зарезервированный код

S (источник)

0

Адрес источника в регистре GA




1

Адрес источника в регистре 0В

L(монополизация)

0

Сигнал LOCK не активен




1

Сигнал LOCK активен

С (приоритет

0

Обычный приоритет программы

программы)

1

Повышенный приоритет программы

TS ( одиночная

0

Пересылка не одиночная

пересылка)

1

Пересылка одного данного

ТХ (окончание по

00

Не внешнее окончание

внешнему сигналу)

01

По сигналу ЕХТ со смещением 0




10

По сигналу ЕХТ со смещением 4




11

По сигналу ЕХТ со смещением 8

ТВС (окончание по

00

Окончание не по нулю в счетчике

нулю в счетчике)

01

Окончание по (ВС)=0 со смещением 0




10

Окончание по (ВС)=0 со смещением 4




11

Окончание по (ВС)=0 со смещением 8

ТМС ( окончание по

000

Не по результатам маскированного

результатам маски-




сравнения

рованного сравне-

001

По совпадению со смещением 0

ния)

010

По совпадению со смещением 4




oil

По совпадению со смещением 8




100

Не по результатам маскированного







сравнения




101

По несовпадению со ещением 0




110

По несовпадению со смещением 4




III

По несовпадению со смещением 8


Кодирование полей ТХ, ТВС и ТМС позволяет выбрать смещение 0, 4 или 8 по окончанию ПДП-пересылки. Выбранное значение добавляется к содержимому счетчика команд ТР и определяет три различных точки программы, в которые передается управление после окончания пересылки (рис.9). Окончание по одиночной пересылке TS == 1 всегда приводит к нулевому смещению.


В регистре ТАG каждый бит соответствует одному из 4-х регистров: GA, GB, GC и ТР (см. рис. 6). Когда они используются в качестве базовых или указателей (см. табл. 5), то бит TAG определяет, к какому пространству адресов (системному или в\в) относится адрес, размещенный в соответствующем регистре. Значение бита TAG=0 показывает, что адрес относится к системному пространству (20-битовый адрес); TAG=1 указывает на пространство в\в (16-битовый адрес); Общее УУ устанавливает или сбрасывает бит регистра TAG, соответствующий ТР, в зависимости от того, в каком адресном пространстве размещена программа канала.

Когда GA, GB и GC используются в качестве регистров общего назначе­ния, соответствующий бит регистра TAG устанавливается по-разному при выполнении различных групп команд (см. табл. 5).

Восьмибитовый регистр PSW, имеющийся в каждом канале, хранит слово-сочетание программы В регистре РSW заносится информация о текущем состоянии канала (рис. 10). Логическая ширина шины приемника равна 8 бит при D = 0 и 16 бит при D= 1. Логическая ширина шины источника равна 8 бит устанавливается в единицу. При управлении выдачей запроса прерывания 1С уста­навливается в нуль, когда прерывание запрещено, и в единицу, когда оно раз­решено. Если канал выдал запрос прерывания, то IS=1, если не выдал -IS=0. Бит В=1 задает режим предельной загрузки шины. Бит XF=1, когда канал выполняет ПДП-пересылку. Бит Р задает приоритет канала. Эта инфор­мация позволяет в любой момент приостановить работу канала, записав значение PSW и ТР в память, а затем возобновить его работу, считав PSW и ТР.
  1   2   3   4   5   6



Рефераты Практические задания Лекции
Учебный контент

© ref.rushkolnik.ru
При копировании укажите ссылку.
обратиться к администрации